很多人对PCB绘制的理解停留在“原理图画完，导入网表，把线拉通”这个层面。板子打回来能上电，似乎就说明画对了。但真正用过一段时间之后暴露出来的问题——信号偶尔出错、芯片莫名发热、量产时良率往下掉——大多数并不是原理图写错了，而是在绘制阶段埋下的。PCB绘制有一套自己的物理逻辑，它关心的不是“逻辑上连通”，而是电流实际怎么流、热量往哪里走、回流路径有没有被切断。

绘制工作的重心，远比很多人以为的更靠前。有经验的设计师几乎会把近一半的时间花在元件布局上，而不是急着拉线。布局的第一步不是摆器件，而是打开原理图的交叉探针，观察飞线的密度分布。飞线最密集的区域就是核心信号交换区，主控、存储器、PHY芯片应该优先落位，电源模块紧贴对应的供电引脚，接口器件按结构图的固定位置锁定。把这些“骨架”定下来之后，分立阻容的摆放才有意义。一个实用的习惯是把电阻、电容统一方向排列，焊接时贴片机不需要频繁旋转角度，虚焊和错焊的概率会明显下降。去耦电容的摆放尤其不能“看起来整齐就行”：它离IC电源引脚越远，等效串联电感越大，高频去耦效果衰减得越快，超过10mm基本就只剩下象征意义了。

布局定下大方向之后，布线的规则才真正开始起作用。信号线的基本要求是短而直接，能直连就不绕弯，转弯处用45°或圆弧过渡，避免直角和锐角。直角在拐角处造成线宽突变，高速信号经过时会产生阻抗不连续，反射随之而来；锐角更麻烦，蚀刻时铜箔在尖角处容易被过度腐蚀，直接影响成品率。线宽不能凭感觉画。普通的低电流数字或模拟信号，10mil宽度通常够用，但只要电流超过0.3A，线宽就必须跟着放大，电流越大铜箔越宽，否则走线本身就变成了一个会发热的电阻。电源线和地线要优先处理，用更宽的走线或直接走平面层来降低阻抗，而不是和信号线用同一个尺寸随手拉过去。

电源和地的处理方式，往往是区分“画通”和“画好”的分水岭。一个完整的地平面提供的回流路径阻抗最低，对EMC和信号完整性都至关重要。但新手布线时信号线随意穿越地层、过孔到处打，很容易把一个完整的地平面切割成若干孤岛，回流被迫绕远路，绕出来的环路面积就是辐射的源头。高速信号线如果不得不跨越平面分割，必须在跨越处放置缝合电容，给回流电流一条低阻抗的通路，否则信号自身的回路就会变成一个不小的天线。电源一侧同样如此，去耦电容的容值搭配需要覆盖不同频段，小容量电容贴近引脚处理高频噪声，稍大容量的放在稍远处应对低频波动，只放一颗电容就想解决所有噪声问题，在实际板上几乎从不成立。

还有一些错误反复出现在新手的设计里，本身并不复杂，却因为太容易被忽视而代价不小。DRC规则不改就开画是其中之一：默认的线宽、间距和过孔尺寸是给最简板子准备的，稍微复杂一点的设计，线宽不够导致载流不足，间距太窄板厂根本做不出来。另一个高频问题是关键信号不做等长匹配，DDR、USB3.0这类接口对时序的要求不会因为“线不长”就放你一马，长度差吃掉的时序裕量最终会以随机死机或误码的形式还回来。DRC也不应该等到全板画完才跑，每完成一个功能区域就做一次局部检查，分段清零远比面对上千条报错从头排查要现实得多。

PCB绘制的技巧清单可以列得很长，但底层的判断标准其实并不复杂：每放一个器件，问一句它和谁的关系最紧密；每拉一条线，想一下电流去的时候走这条路，回来的时候走的是哪条路。布局阶段多花的一小时，往往就是布线阶段省下的五小时；画之前先把规则设对，比画完之后反复推挤返工要划算得多。板子是画给电走的，不是画给人看的，顺着电流和回流的实际路径去安排每一个元素，一次成型的概率就会明显高出一截。